这是一个创建于 1467 天前的主题，其中的信息可能已经有所发展或是发生改变。
 |
1
Yantc 2020-11-25 14:28:55 +08:00
求求你别折腾了。
你要转 IC 先把思维从软件转硬件，看见代码能 map 出 cell，和语言有锤子关系。 再说了，你上面的语言脱裤子放屁多一道程序转 verilog，有意义么？？？ 除了 verilog/VHDL，别的语言 synopsys 和 candence 认么？？？ 你哪怕把 tcl/perl 学了都比上面的强。 |
|
2
Yantc 2020-11-25 14:30:06 +08:00
半路出家很难转设计，转验证去吧，空了去看 systemverilog 看 UVM 验证法法学。
|
 |
3
ming168 2020-11-25 20:07:49 +08:00
老哥牛逼。。勇士
|
 |
4
westerndream 2020-11-25 23:17:19 +08:00
如果想做设计还是老老实实先打好数电和 verilog 基础吧，chisel 算上层建筑，传统厂商不会用到的，可能也就高校或者些新兴创业公司会有人用
|
 |
5
user8341 2020-11-26 00:31:32 +08:00
这玩意儿学习成本太高了。就算是高校也没足够经费给你流片。
|
 |
6
1if5ty3 2020-11-26 09:05:35 +08:00
楼主没说目前的状态所以不好评价。
|
Select Language